

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2001-325127

(43)Date of publication of application : 22.11.2001

(51)Int.Cl. G06F 12/00
G06F 12/02

(21)Application number : 2000-147478

(71)Applicant : SONY CORP

(22)Date of filing : 15.05.2000


(72)Inventor : MATSUURA YOKO
SHIRATORI YOSHINORI

(54) ACCESS METHOD AND RECORDING OR REPRODUCING DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To realize recording/reproducing accesses having the high degree of freedom to plural recording media.

SOLUTION: Plural recording media in which physical addresses are allocated to recording areas are managed in common by one logical address system. In the case of accessing the recording media by referring to the logical address system, a recording medium to be accessed out of plural recording media is discriminated from the value of a logical address to be accessed, the logical address to be accessed is converted into the physical address of the recording medium to be accessed and the recording medium to be accessed is accessed by the converted physical address. Since plural recording media are used as one recording medium of large capacity, recording/reproducing accesses having the high degree of freedom to plural recording media can be realized.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2001-325127

(P2001-325127A)

(43) 公開日 平成13年11月22日 (2001. 11. 22)

(51) Int.Cl.⁷

G 0 6 F 12/00

12/02

識別記号

5 0 1

5 4 2

5 7 0

F I

G 0 6 F 12/00

12/02

テームコード* (参考)

5 0 1 A 5 B 0 6 0

5 4 2 A 5 B 0 8 2

5 7 0 A

審査請求 未請求 請求項の数 4 O L (全 22 頁)

(21) 出願番号 特願2000-147478 (P2000-147478)

(22) 出願日 平成12年 5 月 15 日 (2000. 5. 15)

(71) 出願人 000002185

ソニー株式会社

東京都品川区北品川 6 丁目 7 番 35 号

(72) 発明者 松浦 陽子

東京都品川区北品川 6 丁目 7 番 35 号 ソニ

ー株式会社内

(72) 発明者 白鳥 美紀

東京都品川区北品川 6 丁目 7 番 35 号 ソニ

ー株式会社内

(74) 代理人 100086841

弁理士 脇 篤夫

F ターム (参考) 5B060 AA08 BA03 BA12 MM09


5B082 CA00 FA05

(54) 【発明の名称】 アクセス方法、記録又は再生装置

(57) 【要約】

【課題】 複数の記録媒体について自由度の高い記録再生アクセスを実現する。

【解決手段】 記録領域に対して物理アドレスが付されている複数の記録媒体に対して、1つの論理アドレス体系で共通管理するようにし、また論理アドレス体系を参照して記録媒体へのアクセスを行う際に、アクセス目的となる論理アドレスの値から複数の記録媒体のうちのアクセス対象記録媒体を判別して、アクセス目的となる論理アドレスをアクセス対象記録媒体の物理アドレスに変換し、その変換された物理アドレスにより上記アクセス対象記録媒体に対してアクセスするようにする。これにより複数の記録媒体を一つの大きな容量の記録媒体として使用し、複数の記録媒体に対して自由度の高い記録再生アクセスを実現する。



【特許請求の範囲】

【請求項1】 記録領域に対して物理アドレスが付されている複数の記録媒体に対するアクセス方法として、ファイル管理層において、上記複数の記録媒体の各物理アドレス体系を1つの論理アドレス体系で管理し、上記論理アドレス体系を参照して記録媒体へのアクセスを行う際に、アクセス目的となる論理アドレスの値から上記複数の記録媒体のうちのアクセス対象記録媒体を判別して、アクセス目的となる論理アドレスを上記アクセス対象記録媒体の物理アドレスに変換し、その変換された物理アドレスにより上記アクセス対象記録媒体に対してアクセスすることを特徴とするアクセス方法。

【請求項2】 ファイル記録時において、記録するファイルのサイズにより、上記複数の記録媒体のうちでアクセス対象記録媒体を設定することを特徴とする請求項1に記載のアクセス方法。

【請求項3】 記録領域に対して物理アドレスが付されている複数の記録媒体に対して記録又は再生を行うことができる記録又は再生装置において、上記複数の記録媒体の各物理アドレス体系を1つの論理アドレス体系で管理するファイル管理手段と、記録又は再生のためのアクセスの際に、上記論理アドレス体系を参照して得られる、アクセス目的となる論理アドレスの値から上記複数の記録媒体のうちのアクセス対象記録媒体を判別するとともに、アクセス目的となる論理アドレスを上記アクセス対象記録媒体の物理アドレスに変換するアドレス変換手段と、上記アドレス変換手段により変換された物理アドレスに基づいて、上記アクセス対象記録媒体に対して記録又は再生のためのアクセスを行うアクセス手段と、を備えたことを特徴とする記録又は再生装置。

【請求項4】 ファイル記録時において、記録するファイルのサイズにより、上記複数の記録媒体のうちでアクセス対象記録媒体を設定する設定手段をさらに備えたことを特徴とする請求項3に記載の記録又は再生装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、記録領域に対して物理アドレスが付されている複数の記録媒体に対するアクセス方法、及び記録又は再生装置に関し、特に記録媒体に対するアクセスを行う情報処理装置への適用に好適なものである。

【0002】

【従来の技術】パーソナルコンピュータやPDA(Personal Digital Assistants:携帯情報機器)などの情報処理装置においては、HDD(Hard Disc Drive)、光ディスク、光磁気ディスク、磁気ディスク、メモリカードなどの各種の記録媒体に対するファイル等の記録/再生が行われる。

【0003】

【発明が解決しようとする課題】ところで各種記録媒体は、それぞれ記録容量やアクセス性などの特徴に応じて使い分けられているが、情報処理装置においてメモリカードなどの可搬型記録媒体を拡張的な記録領域などとして利用する場合に、より自由度の高い使用性が求められている。例えば複数のメモリカードを用いることにより、メモリカード一つの容量を超えて大きな記録空間として使用できることが求められる。

【0004】

【課題を解決するための手段】本発明はこのような状況に鑑みて、複数の記録媒体を有効かつ自由に使用できるようにすることを目的とする。

【0005】このために本発明では、記録領域に対して物理アドレスが付されている複数の記録媒体に対するアクセス方法として、ファイル管理層において上記複数の記録媒体の各物理アドレス体系を1つの論理アドレス体系で管理し、上記論理アドレス体系を参照して記録媒体へのアクセスを行う際に、アクセス目的となる論理アドレスの値から上記複数の記録媒体のうちのアクセス対象記録媒体を判別して、アクセス目的となる論理アドレスを上記アクセス対象記録媒体の物理アドレスに変換し、その変換された物理アドレスにより上記アクセス対象記録媒体に対してアクセスするようにする。つまり複数の記録媒体を1つの論理アドレス体系で共通管理すること、換言すれば一つの大きな容量の記録媒体として使用できるようにする。またファイル記録時において、記録するファイルのサイズにより、上記複数の記録媒体のうちでアクセス対象記録媒体を設定するようにもする。つまり、ファイルサイズに応じて記録媒体を決定し、例えば一つのファイルが複数の記録媒体に分散して記録されないようにするなどの記録動作も実現可能とする。

【0006】また本発明の記録又は再生装置としては、複数の記録媒体の各物理アドレス体系を1つの論理アドレス体系で管理するファイル管理手段と、記録又は再生のためのアクセスの際に、上記論理アドレス体系を参照して得られる、アクセス目的となる論理アドレスの値から上記複数の記録媒体のうちのアクセス対象記録媒体を判別するとともに、アクセス目的となる論理アドレスを上記アクセス対象記録媒体の物理アドレスに変換するアドレス変換手段と、上記アドレス変換手段により変換された物理アドレスに基づいて、上記アクセス対象記録媒体に対して記録又は再生のためのアクセスを行うアクセス手段と、を備えるようにする。またファイル記録時において、記録するファイルのサイズにより、上記複数の記録媒体のうちでアクセス対象記録媒体を設定する設定手段をさらに備えるようにする。

【0007】

【発明の実施の形態】以下、本発明の実施の形態を次の順序で説明する。なお、実施の形態としては、本発明のアクセス方法を実行し、また本発明の記録又は再生装置

に相当する、情報処理装置とする。記録媒体としてはメモリカードの例を挙げる。

1. 情報処理装置の外観例
2. 情報処理装置の構成
3. OS構造及びデータベース構造
4. メモリカード
 - 4-1 外観
 - 4-2 メモリカードの端子及び内部構造
 - 4-3 ファイルシステム処理階層
 - 4-4 物理的データ構造
 - 4-5 物理アドレス及び論理アドレスの概念
 - 4-6 論理-物理アドレス変換テーブル
 - 4-7 ディレクトリ構造
5. FAT構造
6. メモリカードと情報処理装置のインターフェース
7. 複数メモリカードへのアクセスための管理構造
8. メモリカードへのアクセス処理例1
9. メモリカードへのアクセス処理例2

【0008】1. 情報処理装置の外観例

本例の情報処理装置の外観例を図1に示す。この情報処理装置1は、いわゆるPDA機器として携帯に適した小型軽量の装置とされる。また記録媒体として、後述するメモリカード70を装着し、記録再生を行うことができるものとする。なお本発明としては、携帯型の情報処理装置に限られず、パーソナルコンピュータをはじめとするあらゆるタイプの情報処理装置に適用できるものであり、また装置が記録を行う記録媒体はメモリカードに限られず、HDD、光ディスク、光磁気ディスク、或いは装置内に固定的に配置されるRAM、フラッシュメモリなど、他の種の記録媒体であってもよいものである。

【0009】図1(a)(b)(c)(d)は情報処理装置1の外観例としての平面図、右側面図、左側面図、上面図を示している。図1(d)に示すように装置上面側には後述するメモリカード70を装着可能なメモリスロット7が形成されており、この情報処理装置1は、メモリスロット7に装着されたメモリカード70に対する各種データ(コンピュータ用データ、音楽データ、音声データ、動画像データ、静止画像データ、制御データなど)の記録再生が可能とされる。なお、この図1の例ではメモリスロット7が2つ形成されていることから、2つのメモリカード70を同時に装着できるようになされている。もちろん、形成するメモリスロット7の数は1つでもよいし、3つ以上でもよい。

【0010】この情報処理装置1には、平面上に例えば液晶パネルによる表示部2が形成され、アプリケーションソフトウェアの起動及び各種処理に伴う画像、データとしての画像や文字、再生される音声、音楽に付随する情報、さらには操作のガイドメッセージ、再生や編集操作等のためのメニュー画面などが表示される。

【0011】情報処理装置1上には、ユーザーの操作の

ための各種の操作子が設けられる。例えば操作キー3a、ジョグダイヤル3b、プッシュダイヤル3cなどがそれぞれ所要部位に形成される。これらの操作子によりユーザーは、例えば電源操作、メニュー操作、選択操作、文字等の入力操作、その他必要とされる各種の操作を行うことができる。これらの操作子はもちろん一例にすぎない。即ち配備する操作子の数、種類、位置は多様に考えられる。

【0012】また、情報処理装置1上には、スピーカ4、マイクロホン5、撮像部6も形成され、音声の出力、入力、撮像による画像の取込なども実行できるようにされている。

【0013】また各種機器との接続のために、各種端子が形成される。例えば図1(b)のように、ヘッドホン端子10、ライン出力端子12、ライン入力端子11などが形成され、また図1(c)のようにIEEE1394端子8、USB(universal serial bus)端子9などが形成される。なお、これらの端子の種類、数、配置位置も、他の例が多様に考えられる。例えば光ケーブル対応のデジタル入出力端子を備えるようにしたり、或いはSCSIコネクタ、シリアルポート、RS232Cコネクタなどが形成されるようにしても良い。

【0014】2. 情報処理装置の構成

図2に情報処理装置1の内部構成を示す。図示するように情報処理装置1内には、まず中核となる部位として、システムコントローラ21、CPU22、フラッシュROM23、D-RAM24が設けられる。また基本的なユーザーインターフェースのための部位として操作部35、表示制御部27、表示部2が形成される。

【0015】システムコントローラ21は操作部35からの操作情報を入力し、それに応じてCPU22に割り込みをかける。操作部35とは、図1に示した各種操作子3a、3b、3cに相当する。また図1では説明しなかったが、表示部2に操作キーやアイコンの表示を行うとともに表示部2上でのタッチ検出機構を設けることで、タッチパネル操作子を形成してもよく、その場合のタッチパネル操作子も図2でいう操作部35に含まれるものとなる。

【0016】CPU22は基本ソフト(OS: Operating System)やアプリケーションプログラムが動作される部位となる。CPU22はシステムコントローラ21を介して供給される操作情報に応じて所要の処理を実行する。フラッシュROM23は、基本動作プログラム、各種処理定数、設定情報などを記憶する領域とされる。D-RAM24は、各種処理に必要な情報の記憶、データのバッファリング、CPU22のワークエリアの拡張、その他、CPU22の処理に応じて多様に使用される。またD-RAM24にはストレージエリア(不揮発性領域)が設けられており、そのストレージエリアにはOSやアプリケーションソフトウェアがインストールされ

る。そしてD-RAM24にインストールされたアプリケーションソフトウェアは、ユーザからの操作に応じて起動され、CPU22により実行される。またアプリケーションソフトウェアはユーザーインターフェース画面を持ち、ユーザーの指示による状態遷移に基づいて、D-RAM24に確保されたフレームバッファに描画を行う。描画された画像データは、表示制御部27に送られ、表示部2に表示される。

【0017】また上述したようにメモリカード70に対するメモリスロット7が形成され、メモリカード70を装着できるが、CPU22は、メモリカードインターフェース28を介して装着されたメモリカード70に対して書込又は読み出しアクセスすることができる。メモリカードインターフェース28とメモリカード70との間のインターフェース動作については後述する。CPU22は、装着されたメモリカード70を、拡張的なメモリ領域として利用することができる。また、もちろんメモリカード70にアプリケーションプログラムが記録されていれば、それをD-RAM24にインストールしたり、或いはアプリケーションやデータを直接D-RAM24に展開して所要処理を実行させることができる。また、或るアプリケーションに基づいてCPU22が、作成した文書データ、画像データ、オーディオデータ、表計算データなどを、メモリカード70に記録することもできる。なお、メモリスロット7にメモリカード70が装着されたことを検出することで、メモリカード70に対する動作が記録再生動作可能になったり、或いはメモリカード70に記録されているアプリケーションやデータが自動的にD-RAM24に展開されるなどの、いわゆるホットプラグイン動作も可能である。またメモリカードインターフェース28は、メモリカード70に記録するデータについての暗号化処理や、読み出したデータの暗号解読処理なども可能とされる。

【0018】撮像部6は例えばCCD撮像素子及び撮像回路系により形成される。撮像部6により取り込まれた撮像画像データは、撮像データインターフェース34を介してD-RAM24に取り込むことができ、またCPU22は所定のアプリケーションプログラムに基づく動作により、撮像画像データの編集やメモリカード70への記録等を実行できる。

【0019】オーディオインターフェース29は、上述したスピーカ4、マイクロホン5、ヘッドホン端子10、ライン出力端子12、ライン入力端子11から入力されるオーディオデータのインターフェース部位となる。例えばマイクロホン5或いはライン入力端子11から入力されたアナログオーディオ信号は、入力オーディオ処理部32でそれぞれ所定の増幅処理やフィルタリングが行われ、A/D変換器33でデジタルオーディオデータとされてオーディオインターフェース29に供給される。オーディオインターフェース29は、入力された

デジタルオーディオデータについて、CPU22の制御に基づいて処理や出力を実行する。例えば所要の圧縮エンコード処理を行った後、メモリカードインターフェース28に供給し、メモリカード70に記録させることができる。またオーディオインターフェース29は、例えばメモリカード70から読み出されるなどして供給されたデジタルオーディオデータについて所定のデコード処理を行い、D/A変換器30に供給する。D/A変換器30はデジタルオーディオデータをアナログオーディオ信号に変換する。出力オーディオ処理部31は供給されたアナログオーディオ信号について、出力先に応じた所定の増幅処理、インピーダンス調整などを行い、スピーカ4、ヘッドホン端子10、ライン出力端子12に出力する。

【0020】USBインターフェース25は、USBコネクタ9に接続された外部機器との間の通信インターフェースである。CPU22はUSBインターフェース25を介して外部のパーソナルコンピュータ或いは周辺機器などとの間でデータ通信を行うことができる。例えばこの情報処理装置1で扱われる制御データ、コンピュータデータ、画像データ、オーディオデータなどの送受信が実行される。同様にIEEE1394インターフェース26は、IEEE1394端子8に接続された外部機器との間の通信インターフェースである。CPU22はIEEE1394インターフェース26を介して外部の情報機器との間で各種データ通信を行うことができる。

【0021】なお、この図2に示す情報処理装置1の構成はあくまでも一例であり、これに限定されるものではない。即ち、一般にパーソナルコンピュータやPDA機器で採用されている各種構成部位を追加したり、或いは実際の製品として不要の部位を削除することは、設計上の都合により決められるものである。

【0022】3. OS構造及びデータベース構造
続いて図3で、本例の情報処理装置1に搭載されるOS構造について説明する。図3に示すように、OSは、基本ソフトの中心部分としてのカーネルを含むマネージャ層と、標準ライブラリ、及び制御ICなどのハードウェアのレイヤとなるHAL (Hardware Abstraction Layer) から構成される。アプリケーションソフトウェアは、このようなOS構造による基本動作上で動作される。またHALに対しては、1又は複数のデバイスドライバとして階層が付加され実際のハードウェア(HW)が駆動される。

【0023】ここで、特に本例の情報処理装置1の場合は、メモリカード70をドライブ可能とし、かつ後述するがメモリカード70のデータはFATにより管理されることから、OSにFATライブラリが付加され、さらに、メモリカードをハンドリングするためのライブラリ(MSライブラリ)が付加される。そしてこのFATライブラリ及びMSライブラリに基づいて、メモリドライ

ブがメモリカード70がドライブされる構造とされている。

【0024】このようなOS構造を持つ本例の情報処理装置1では、さらに通常でいうところの「ファイル」に相当する概念として、「データベース」という概念が導入されている。ここでいう「データベース」とは、通常いうところのデータベースのように単にデータを蓄積していったものではなく、データベース自体がデータを管理できる構造としてフォーマット化されている。この意味で、「データベース」は「ファイル」に相当する。

【0025】図4にデータベース構造を示す。即ちデータベースには、ヘッダ(DTBヘッダ)としてデータベースネーム(DTB Name)及びその他情報を含む領域が形成され、さらにポインタテーブルが配される。そしてデータ領域に記録される実際のデータは、ポインタテーブルに記録されたポイント情報により、位置的な管理が行われる状態となっている。

【0026】このような構造のデータベースとしては、2種類のものが存在する。例えば一般に1つのアプリケーションソフトウェアは複数のファイルで構成され、その中には実行ファイル(***.exe)と、データファイル(***.data)があるが、その実行ファイル(***.exe)に相当するものとして「リソースデータベース(***.prc)」があり、またデータファイル(***.data)に相当するものとして「データベースデータベース(***.dtb)」がある。

【0027】本例の情報処理装置1では、このような「データベース」という概念によりデータを扱う。従って、メモリカード70において記録再生されるファイル(FATで扱われるファイル)も、上記データベースの形態となる。なお本明細書では、「ファイル」という言葉を用いるが、これは一般的な概念にあわせて用いているものであり、本実施の形態に関していえば、「ファイル」とは上記構造のデータベースの意味となる。

【0028】4. メモリカード

4-1 外観

次にメモリカード70について説明していく。まず図5にメモリカード70の外形形状を示す。メモリカード70は、例えば図5に示すような板状の筐体内部に例えば所定容量のメモリ素子を備える。本例としては、このメモリ素子としてフラッシュメモリ(Flash Memory)が用いられるものである。図5に平面図、正面図、側面図、底面図として示す筐体は例えばプラスチックモールドにより形成され、サイズの具体例としては、図に示す幅W11、W12、W13のそれぞれが、W11=60mm、W12=20mm、W13=2.8mmとなる。

【0029】筐体の正面下部から底面側にかけて例えば10個の電極を持つ端子部72が形成されており、この端子部72から、内部のメモリ素子に対する読出又は書

込動作が行われる。筐体の平面方向の左上部は切欠部73とされる。この切欠部73は、このメモリカード70を、例えばドライブ装置本体側の着脱機構へ装填する際などに挿入方向を誤ることを防止するためのものとなる。また筐体上面から底面側にかけて、ラベル貼付面74が形成され、ユーザーが記憶内容を書いたラベルを貼付できるようにされている。さらに底面側には、記録内容の誤消去を防止する目的のスライドスイッチ75が形成されている。

【0030】このようなメモリカード70においては、フラッシュメモリ容量としては、4MB(メガバイト)、8MB、16MB、32MB、64MB、128MBの何れかであるものとして規定されている。またデータ記録/再生のためのファイルシステムとして、いわゆるFAT(File Allocation Table)システムが用いられている。

【0031】書込速度は1500KByte/sec~330KByte/sec、読出速度は2.45MByte/secとされ、書込単位は512バイト、消去ブロックサイズは8KB又は16KBとされる。また電源電圧Vccは2.7~3.6V、シリアルクロックSCLKは最高20MHzとされる。

【0032】4-2 メモリカードの端子及び内部構造
図6に端子部72の電極構造を示す。図5に示したように端子部72は10個の平面電極が1列に並んだ構造とされるが、図6に示すように各電極(端子T1~T10)は次の通りとなる。

【0033】端子T1及びT10は検出電圧Vss端子とされる。端子T2は、シリアルプロトコルバスステート信号BSの入力端子とされる。端子T3及びT9は電源電圧Vcc端子とされる。端子T4はデータ端子、つまりシリアルプロトコルデータ信号の入出力端子とされる。端子T5及びT7はリザーブ(予備)とされる。端子T6は検出端子とされ、ドライブ装置側(情報処理装置1のメモリカードインターフェース)がメモリカードの装着検出に用いる。端子T8は、シリアルクロックSCLKの入力端子とされる。

【0034】また図6にはメモリカード70の内部構成も示している。メモリカード70の内部は、コントロールIC80とフラッシュメモリ81が設けられている。コントロールIC80はフラッシュメモリ81に対する書込/読出動作を実行する部位となる。図からわかるように、コントロールIC80に対しては、端子T2からのシリアルプロトコルバスステート信号BS、端子T8からのシリアルクロックSCLKが供給される。書込動作時には、コントロールIC80は、これらのシリアルプロトコルバスステート信号BS、シリアルクロックSCLKに従って、端子T4から供給されるデータのフラッシュメモリ81への書込を行う。また読出時には、シリアルプロトコルバスステート信号BS、シリアルクロ

ックSCLKに従って、フラッシュメモリ81からデータを読み出し、端子T4からドライブ装置側へ出力する。

【0035】また検出電圧 V_{ss} は、検出端子T6に供給されており、ドライブ装置側では、図示するように抵抗Rによって検出端子T6の端子電圧を検出することで、このメモリカード70が装着部（メモリスロット7）に接続されているか否かを検出できるようにされる。

【0036】4-3 ファイルシステム処理階層
続いて、メモリカード70を記録媒体とするシステムにおけるフォーマットについて説明していく。図7は、メモリカード70を記録媒体とするシステムのファイルシステム処理階層を示すものである。この図に示すように、ファイルシステム処理階層としては、アプリケーション処理層の下に、順次、ファイル管理処理層、論理アドレス層、物理アドレス層、フラッシュメモリアクセスがおかれる。この階層では、ファイル管理処理層がいわゆるFAT (File Allocation Table) となる。また、この図から分かるように、本例のファイルシステムでは論理アドレス及び物理アドレスという概念が導入されているが、これについては後述する。

【0037】4-4 物理的データ構造
図8には、メモリカード70内の記憶素子である、フラッシュメモリ81の物理的データ構造が示されている。フラッシュメモリ81としての記憶領域は、セグメントという固定長のデータ単位が大元となる。このセグメントは、1セグメントあたり4MB（メガバイト）或いは8MBとして規定されるサイズであり、1つのフラッシュメモリ81内におけるセグメント数は、そのフラッシュメモリ81の容量に依存して異なってくる。

【0038】そして、この1セグメントを図8（a）に示すように、ブロックという固定長のデータ単位として8KB（キロバイト）又は16KBにより区切るようにされる。原則として、1セグメントは512ブロックに区切られることから、図8（a）に示すブロックnについては、 $n=511$ とされることになる。但し、フラッシュメモリ81では、書き込み不可な損傷エリアであるディフェクトエリアとしてのブロック数が所定数の範囲で許可されているため、データ書き込みが有効とされる実質的なブロック数を対象とすれば、上記nは511よりも少なくなる。

【0039】図8（a）に示すようにして形成されるブロック0～nのうち、先頭の2つのブロック0、1はブートブロックといわれる。但し、実際には有効なブロックの先頭から2つのブロックがブートブロックとして規定されることになっており、必ずしもブートブロックがブロック0、1である保証はない。そして、残りのブロックが、ユーザデータが格納されるユーザブロックとなる。

【0040】1ブロックは、図8（d）に示すようにして、ページ0～mにより分割される。1ページの容量は、図8（e）に示すように、512バイトのデータエリアと16バイトの冗長部よりなる、528（=512+16）バイトの固定長とされる。なお、冗長部の構造については図8（f）により後述する。また、1ブロック内のページ数としては、1ブロックの容量が8KBの場合には16ページ、16KBの場合には32ページとなる。

【0041】このような、図8（d）（e）に示されるブロック内のページ構造は、上記ブートブロックとユーザブロックとで共通である。また、フラッシュメモリ81では、データの読み出し、及び書き込みはページ単位で行われ、データの消去はブロック単位で行われるものとされる。そして、データの書き込みは、消去済みのページに対してしか行われたいものとされている。従って、実際のデータの書き換えや書き込みは、ブロック単位を対象として行われることになる。

【0042】先頭のブートブロックは、図8（b）に示すように、ページ0に対してヘッダーが格納され、ページ1には初期不良データの位置（アドレス）を示す情報が格納される。また、ページ2にはCIS/IDIといわれる情報が格納される。2つめのブートブロックは図8（c）に示すように、ブートブロックとしてのバックアップのための領域とされている。

【0043】図8（e）に示された冗長部（16バイト）は、図8（f）に示す構造を有する。この冗長部は、図のように先頭の第0バイト～第2バイトの3バイトが、データエリアのデータ内容の更新に応じて書き換えが可能なオーバーライトエリアとされる。このオーバーライトエリアのうち、第0バイトにはブロックステータスが格納され、第1バイトにはデータステータスが格納される(Block Flag Data)。また、第2バイトの上位の所定ビットを利用して変換テーブルフラグ(Page Data Status1)が格納される。

【0044】原則として第3バイト～第15バイトは、その内容が現ページのデータ内容に応じて固定とされ、書き換えが不可とされる情報が格納される領域となる。第3バイトにはアクセス許可やコピー禁止指定等を示す管理フラグ(Block Info)が格納される。第4、第5バイトから成る2バイトの領域には、後述する論理アドレス(LogicAddress)が格納される。第6～第10バイトの5バイトの領域は、フォーマットリザーブの領域とされ、続く第11、第12バイトの2バイトが、上記フォーマットリザーブに対して誤り訂正を施すための分散情報ECCを格納する領域とされる。残る第13～第15バイトには、図8（e）に示すデータエリアのデータに対して誤り訂正を行うためのデータECCが格納される。

【0045】上記図8（f）に示した冗長部の第3バイトに格納される管理フラグは、図9に示すようにして、

ビット7～ビット0の各ビットに、その内容が定義されている。ビット7、6、及びビット1、0はリザーブ

(未定義)領域とされている。ビット5は現ブロックに対してのアクセス許可の「有効」(‘1’;Free)／「無効」(‘0’;Read Protected)を示すフラグが格納される。ビット4には現ブロックについてのコピー禁止指定(‘1’;OK / ‘0’;NG)についてのフラグが格納される。

【0046】ビット3は変換テーブルフラグとされる。この変換テーブルフラグは、現ブロックが後述する論理－物理アドレス変換テーブルであるのか否かを示す識別子であり、このビット3の値が‘0’とされていれば、現ブロックは論理－物理アドレス変換テーブルであることが識別され、‘0’であれば無効となる。つまり、現ブロックは論理－物理アドレス変換テーブルではないことが識別される。

【0047】ビット2はシステムフラグが格納され、‘1’であれば現ブロックがユーザブロックであることが示され、‘0’であればブートブロックであることが示される。

【0048】ここで、セグメント及びブロックと、フラッシュメモリ容量との関係を図13(左3列を参照)により説明しておく。メモリカード70のフラッシュメモリ容量としては、4MB、8MB、16MB、32MB、64MB、128MBの何れかであるものとして規定されている。そして、最も容量の小さい4MBの場合であると、1ブロックは8KBと規定された上で、そのブロック数としては512個とされる。つまり、4MBはちょうど1セグメントの容量を有するものとされる。そして、4MBの容量であれば、同様に1ブロック＝8KBの容量が規定された上で、2セグメント＝1024ブロックとなる。なお、前述したように、1ブロック＝8KBであれば、1ブロック内のページ数は16ページとなる。但し16MBの容量では、1ブロックあたりの容量として8KBと16KBの両者が存在することが許可されている。このため、2048ブロック＝4セグメント(1ブロック＝8KB)のものと、1024ブロック＝2セグメント(1ブロック＝16KB)のものと2種類が在ることになる。1ブロック＝16KBの場合には、1ブロック内のページ数は32ページとなる。

【0049】また、32MB、64MB、128MBの容量では、1ブロックあたりの容量は16KBのみであるとして規定される。従って、32MBでは2048ブロック＝4セグメントとなり、64MBでは4096ブロック＝8セグメントとなり、128MBでは8192ブロック＝16セグメントとなる。

【0050】4－5 物理アドレス及び論理アドレスの概念

次に、上述したようなフラッシュメモリの物理的データ構造を踏まえたうえで、図10に示すデータ書き換え動

作に従って、本例のファイルシステムにおける物理アドレスと論理アドレスの概念について説明する。

【0051】図10(a)には、或るセグメント内から4つのブロックを抜き出して、これを模式的に示している。各ブロックに対しては物理アドレスが付される。この物理アドレスはメモリにおけるブロックの物理的な配列順に従って決まるもので、或るブロックとこれに対応付けされた物理アドレスとの関係は不変となる。ここでは、図10(a)に示す4ブロックに対して、上から順に物理アドレスの値として、105、106、107、108が付されている。なお、実際の物理アドレスは2バイトにより表現される。

【0052】ここで、図10(a)に示すように、物理アドレス105、106で示されるブロックがデータの記憶されている使用ブロックで、物理アドレス107、108で示されるブロックがデータが消去(即ち、未記録領域)された未使用ブロックとなっている状態であるとする。

【0053】そして、論理アドレスであるが、この論理アドレスは、ブロックに対して書き込まれたデータに付随するようにして割り振られるアドレスとされる。そして、この論理アドレスが、後述するFATファイルシステムが利用するアドレスとされている。図10(a)では、4つの各ブロックに対して、上から順に論理アドレスの値として、102、103、104、105が付されている状態が示されている。なお、論理アドレスも実際には2バイトにより表現されるものである。

【0054】ここで、上記図10(a)に示す状態から、例えば物理アドレス105に格納されているデータの更新として、内容の書き換え又は一部消去を行うとする。このような場合、フラッシュメモリのファイルシステムでは、同じブロックに対して更新したデータを再度書き込むことはせずに、未使用のブロックに対してその更新したデータを書き込むようにされる。つまり、例えば図10(b)に示すようにして、物理アドレス105のデータは消去したうえで、更新されたデータはこれまで未使用ブロックであった物理アドレス107で示されるブロックに書き込むようにされる(処理①)。

【0055】そして、処理②として示すように、データ更新前(図10(a))の状態では物理アドレス105に対応していた論理アドレス102が、更新されたデータが書き込まれたブロックの物理アドレス107に対応するように、論理アドレスについての変更を行うものである。これに伴って、データ更新前は物理アドレス107に対応していた論理アドレス104については、物理アドレス105に対応するように変更されている。

【0056】つまり、物理アドレスはブロックに対して固有に付されるアドレスであり、論理アドレスは、一旦ブロックに対して書き込まれたデータに付随するようにしてついて回る、ブロック単位の書き込みデータに固有

となるアドレスであるとみることができる。

【0057】このようなブロックのスワップ処理が行われることで、或る同一の記憶領域（ブロック）に対して繰り返し集中的にアクセスされることが無くなり、書き換え回数の上限があるフラッシュメモリの寿命を延ばすことが可能となる。そして、この際に論理アドレスを上記処理②のようにして扱うことで、ブロックのスワップ処理によって更新前と更新後のデータとで書き込まれるブロックの移動があるようにされても、FATからは同一のアドレスが見えることになり、以降のアクセスを適正に実行することができるものである。なお、後述する論理－物理アドレス変換テーブル上での更新のための管理を簡略にすることなどを目的として、ブロックのスワップ処理は、1セグメント内で完結するものとして規定されている。逆に言えば、ブロックのスワップ処理はセグメント間で跨るようには行われない。

【0058】4－6 論理－物理アドレス変換テーブル
上記図10による説明から分かるように、ブロックのスワップ処理が行われることで、物理アドレスと論理アドレスの対応は変化する。従って、フラッシュメモリに対するデータの書き込み及び読み出しのためのアクセスを実現するには、物理アドレスと論理アドレスとの対応が示される論理－物理アドレス変換テーブルが必要となる。つまり、論理－物理アドレス変換テーブルをFATが参照することで、FATが指定した論理アドレスに対応する物理アドレスが特定され、この特定された物理アドレスにより示されるブロックにアクセスすることが可能になるものである。逆に言えば、論理－物理アドレス変換テーブルが無ければ、FATによるフラッシュメモリへのアクセスが不可能となる。

【0059】従来では、例えばセット本体に対してメモリカード70が装着されたときに、セット本体側のマイクロプロセッサがメモリカード70の記憶内容をチェックすることで、セット本体側で論理－物理アドレス変換テーブルの構築を行い、更にこの構築された論理－物理アドレス変換テーブルをセット本体側のRAMに格納するようにしていた。つまり、メモリカード70内には、論理－物理アドレス変換テーブルの情報は格納されてはいなかった。これに対して本例では、以降説明するようにメモリカード70に対して、論理－物理アドレス変換テーブルを格納するように構成している。

【0060】図11は、本例のメモリカード70に対して格納される論理－物理アドレス変換テーブルの構築形態を概念的に示すものである。つまり、本例では、例えば論理アドレスの昇順に従って、これに対応する2バイトの物理アドレスを格納するようにしたテーブル情報を論理－物理アドレス変換テーブルとして構築するようにされる。なお、前述したように、物理アドレス、及び論理アドレスは共に2バイトで表現される。これは、128MBの最大容量のフラッシュメモリの場合には819

2個のブロックが存在するため、最大で、この8192個のブロック数をカバーできるだけのビット数が必要とされることに基づく。このため、図11において例示している物理アドレスと論理アドレスとについても、実際に即して2バイトで表現している。但し、ここでは、この2バイトを16進数により表記している。つまり、

「0x」によりその後続く値が16進法表記であることが示される。なお、この「0x」により16進数であることを表す表記は、以降の説明において16進数を表記する場合にも同様に用いることとする。（但し、表記の煩雑化を防ぐため「0x」を省略している図面もある。）

【0061】図12に、上記図11に示した概念に基づく論理－物理アドレス変換テーブルの構造例を示す。論理－物理アドレス変換テーブルは、フラッシュメモリの最後のセグメント内の或るブロックに対して、図12に示すようにして格納される。先ず図12(a)に示すように、ブロックを分割するページのうち、ページ0, 1からなる2ページの領域がセグメント0用の論理－物理アドレス変換テーブルとして割り当てられる。例えば、図13にて説明したように、フラッシュメモリが4MBの容量であれば1セグメントしか有さないために、このページ0, 1のみの領域が論理－物理アドレス変換テーブルの領域となる。また、例えばフラッシュメモリが8MBの容量であれば2セグメントを有するため、セグメント0用の論理－物理アドレス変換テーブルとして割り当てられるページ0, 1に加え、これに続くページ2, 3の2ページがセグメント1用の論理－物理アドレス変換テーブルとして割り当てられることになる。

【0062】以降、フラッシュメモリの容量の増加に応じて、続く2ページごとにセグメントごとの論理－物理アドレス変換テーブルの割り当て領域が設定されていくことになる。そして、最大の128MBの容量を有する場合であれば16セグメントが存在するため、最大では、セグメント15用までのページが論理－物理アドレス変換テーブルの領域として割り当てられることになる。従って、最大の128MBの容量のフラッシュメモリでは、30ページが使用されることになり、図12(a)に示すページNとしては、最大でN=29となる。これまでの説明から分かるように、論理－物理アドレス変換テーブルは、セグメントごとに管理されるものである。

【0063】図12(b)は、1セグメントあたりの論理－物理アドレス変換テーブルの構造を示すものとして、2ページ分のデータエリアを抜き出して示している。つまり、1ページのデータエリアは512バイト（図8(e)参照）であることから、図12(b)には、1024(=512×2)バイトが展開されている状態が示されている。

【0064】図12(b)に示すように、この2ページ

分のデータエリアである1024バイトについて2バイトごとに区切り、この2バイトごとの領域を、先頭から順次、論理アドレス0用、論理アドレス1用・・・、のようにして割付を行い、最後は先頭から991バイト目と992バイト目の2バイトの領域を論理アドレス495用の領域として割り付けるように規定を行う。これら2バイトごとの領域に対して、各論理アドレスが対応する物理アドレスを書き込むようにする。従って、本例の論理-物理アドレス変換テーブルでは、実際のデータ更新によるブロックのスワップ処理などにより物理アドレスと論理アドレスの対応が変更された場合には、論理アドレスを基準として、物理アドレスの格納状態が更新されるようにしてテーブル情報の書き換えが行われることになる。

【0065】また、残る993バイト目から最後の1024バイト目までの計32バイトの領域は、余剰ブロックの物理アドレスが格納される領域として割り当てられる。つまり、16個の余剰ブロックの物理アドレスを管理することができる。ここでいう余剰ブロックとは、例えばブロック単位でデータの更新を行う際に書き換え対象となるデータを一時待避させる領域として設定されたいわゆるワークブロックなどを言うものである。

【0066】ところで、1セグメントは512ブロックに分割されているものであると先に説明したのにも関わらず、図12に示したテーブル構造では、管理可能なブロック数が論理アドレス0用～論理アドレス495用の496ブロックとしている。これは、實際上、上記した余剰アドレスが設定されることと、前述したように、フラッシュメモリでは、或ブロック数のディフェクト（使用不可領域）が許可されている。そのため現実には、相当数のディフェクトブロックが存在することに依る。従って、実際には、書き込み／消去が有効なブロックを管理するのに、496ブロックを管理できるように構成しておけば充分とされるものである。

【0067】そして、このようにして論理-物理アドレス変換テーブルが格納されるブロックについては、これを形成する各ページの冗長部における管理フラグ（図9参照）のデータ内容として、この管理フラグのビット3に対して‘0’がセットされることになる。これにより、当該ブロックが論理-物理アドレス変換テーブルが格納されているブロックであることが示されることになる。

【0068】論理-物理アドレス変換テーブルが格納されるブロックも、論理-物理アドレス変換テーブルの内容の書き換えがあった場合には、例外なく、先に図10にて説明したスワップ処理が行われる。従って、論理-物理アドレス変換テーブルが記録されているブロックは不定であり、或る特定のブロックに論理-物理アドレス変換テーブルを格納するように規定することは出来ない。そこで、FATは、フラッシュメモリにアクセスし

て上記した管理フラグのビット3が‘0’とされているブロックを検索することで、論理-物理アドレス変換テーブルが格納されているブロックを識別するようにされる。但し、論理-物理アドレス変換テーブルが格納されているブロックの検索がFATによって容易に行われるようにすることを考慮して、論理-物理アドレス変換テーブルが格納されているブロックは、そのフラッシュメモリ内における最後のナンバが付されたセグメントに在るように、本例では規定するものとされる。これにより、FATは最後のナンバが付されたセグメントのブロックのサーチだけで、論理-物理アドレス変換テーブルを検索することができる。つまり、論理-物理アドレス変換テーブルを検索するのに、フラッシュメモリの全てのセグメントを検索する必要は無いようにされる。上記図12に示した論理-物理アドレス変換テーブルは、例えばメモ리카ード70の製造時において格納するようにされる。

【0069】ここで、再度図13を参照して、フラッシュメモリ容量と論理-物理アドレス変換テーブルのサイズとの関係を説明しておく。上記図11にて説明したように、1セグメントを管理するための論理-物理アドレス変換テーブルのサイズは2ページ分の1024バイト、つまり1KBとなる。従って、図13の最右列に記されているように、フラッシュメモリが4MB（1セグメント）の容量では論理-物理アドレス変換テーブルは1KBのサイズとなる。また、フラッシュメモリの容量が8MB（2セグメント）では論理-物理アドレス変換テーブルは2KB（4ページ）となる。また、フラッシュメモリの容量が16MBの場合、2048ブロック＝4セグメントのものでは論理-物理アドレス変換テーブルは4KB（8ページ）、1024ブロック＝2セグメントのものでは論理-物理アドレス変換テーブルは2KB（4ページ）となる。そして、フラッシュメモリの容量が32MB（4セグメント）では論理-物理アドレス変換テーブルは4KB（8ページ）、フラッシュメモリの容量が64MB（8セグメント）では論理-物理アドレス変換テーブルは8KB（16ページ）となり、フラッシュメモリの容量が最大の128MB（16セグメント）では論理-物理アドレス変換テーブルは16KB（32ページ）となる。

【0070】4-7 ディレクトリ構造

メモ리카ード70に記録されるディレクトリ構成例を図14に示す。メモ리카ード70で扱うことのできる主データとしては、コンピュータ用データ、動画データ、静止画データ、メッセージデータ、オーディオデータ、制御用データなどがあるが、このためディレクトリ構造としては、ルートディレクトリから、「VOICE」（メッセージ用ディレクトリ）、「DCIM」（静止画用ディレクトリ）、「MOxxxxnn」（動画用ディレクトリ）、「CONTROL」（制御用ディレクトリ）、

「H I F I」（オーディオ用ディレクトリ）、「P M」（情報処理装置用ディレクトリ）が配される。

【0071】そして図示していないが、各ディレクトリの下には、サブディレクトリやファイル（上述したデータベース）、フォルダ等が配され、いわゆるツリー構造の形態をとることになる。なお、もちろんこのようなディレクトリ構成は一例にすぎず、実際には情報処理装置1等による記録状況や記録されるファイル種別などに応じてディレクトリ構造が形成される。

【0072】5. F A T 構造

図7のファイルシステム階層で説明したように、ファイル管理処理はF A Tにより行われることになる。即ち図2に示した構成の情報処理装置1により、メモリカード70に対する記録再生（データ書込／読出）を実現するには、アプリケーション処理での要求に伴ってF A Tによるファイル記憶位置管理が参照され、さらに上述した論理－物理アドレス変換が行われて実際のアクセスが行われることになる。ここで、F A Tの構造について説明しておく。

【0073】図15はF A Tによる管理構造の概要を示している。なお、本例ではF A T及び論理－物理アドレス変換テーブルはメモリカード70内に格納されることになるが、図15に示すF A T構造が、メモリカード70内での管理構造となるものである。

【0074】図示するようにF A T管理構造は、パーティションテーブル、空き領域、ブートセクタ、F A T、F A Tのコピー、ルートディレクトリ、データ領域から成る。データ領域には、クラスタ2、クラスタ3・・・として単位データを示しているが、このクラスタとは、管理単位となるF A Tで扱う1データ単位である。一般にF A Tでは、クラスタサイズは標準で4 Kバイトとされるが、このクラスタサイズは512バイト～32 Kバイトの間で2のべき乗の大きさをとることができる。本例のメモリカード70では、上述したように1つのブロックが8 Kバイト又は16 Kバイトとされるが、1ブロック＝8 Kバイトとされるメモリカード70の場合は、F A Tで扱うクラスタは8 Kバイトとされる。また1ブロック＝16 Kバイトとされるメモリカード70の場合は、F A Tで扱うクラスタは16 Kバイトとされる。即ち、8 Kバイト又は16 KバイトがF A T管理上でのデータ単位であり、かつメモリカード70でのブロックとしての1つのデータ単位とされる。なお、従ってメモリカードからみれば、F A Tで扱われるクラスタサイズ＝そのメモリカードのブロックサイズとなる。このため、本例の以降の説明については、簡略化のためにブロック＝クラスタとして考えることとする。

【0075】そして図15左側にブロックナンバとして $x \cdots (x+m-1)$ 、 $(x+m)$ $(x+m+1)$ $(x+m+2) \cdots$ と示したが、例えばこのように各ブロックにおいてF A T構造を構築する各種データは記

憶されることになる。なお、実際には必ずしもこのように物理的に連続する各ブロックに各情報が記憶されるものではない。

【0076】F A T構造において、まずパーティションテーブルには、F A Tパーティション（最大2 Gバイト）の先頭と終端のアドレスが記述されている。ブート領域には、いわゆる12 bit F A T、16 bit F A Tの別や、F A T構造（大きさ、クラスタサイズ、各領域のサイズなど）が記述される。

【0077】F A Tは、後述するように各ファイルを構成するクラスタのリンク構造を示すテーブルとなり、またF A Tについては続く領域にコピーが記述される。ルートディレクトリには、ファイル名、先頭クラスタ番号、各種属性が記述される。これらの記述は1つのファイルにつき32バイト使用される。

【0078】F A Tにおいては、F A Tのエントリとクラスタは1対1で対応しており、各クラスタのエントリにはリンク先、つまり後に続くクラスタの番号が記述される。つまり、複数のクラスタ（＝ブロック）で形成されている或るファイルについてみると、まずディレクトリによって先頭のクラスタ番号が示され、F A Tにおけるその先頭クラスタのエントリには、次のクラスタ番号が示される。さらに次のクラスタ番号のエントリには、さらに次のクラスタ番号が示される。このようにクラスタのリンクがF A Tに記述される。

【0079】図16はこのようなリンクの概念を模式的に示している（数値は16進値）。例えば2つのファイル「M A I N. C」「F U N C. C」が存在するとすると、ディレクトリにはこの2つのファイルの先頭クラスタ番号が例えば「002」「004」と記述される。そしてファイル「M A I N. C」については、クラスタ番号「002」のエントリに次のクラスタ番号「003」が記述され、またクラスタ番号「003」のエントリに次のクラスタ番号「006」が記述される。さらに、クラスタ番号006がこのファイル「M A I N. C」の最後のクラスタであるとする、クラスタ番号「006」のエントリには、最後のクラスタであることを示す「F F F」が記述される。これによりファイル「M A I N. C」がクラスタ「002」→「003」→「006」という順番で記憶されている。即ち、仮にクラスタ番号とメモリカード70でのブロック番号が一致していると仮定すると、ファイル「M A I N. C」は、メモリカード70内でブロック「002」「003」「006」に記憶されていることが表現されている。（但し、F A Tで扱うクラスタは、上述のように論理アドレスで扱うものとなるため、ブロックの物理アドレスとそのまま一致するものではない）

【0080】また同様にファイル「F U N C. C」については、F A Tにより、クラスタ「004」→「005」に記憶されていることが表現される。

【0081】なお、未使用のブロックに対応するクラスタについては、そのエントリは「000」とされる。

【0082】ところでルートディレクトリの領域に記憶される各ファイルのディレクトリにおいては、図16に示した先頭クラスタ番号だけでなく、例えば図17のように各種データが記述される。即ちファイル名、拡張子、属性、変更時刻情報、変更日付情報、先頭クラスタ番号、ファイルサイズが、それぞれ図示するバイト数で記述される。

【0083】また或るディレクトリの下層となるサブディレクトリについては、図15のルートディレクトリの領域ではなく、データ領域に記憶される。つまりサブディレクトリは、ディレクトリ構造を持つファイルとして扱われる。そしてサブディレクトリの場合はサイズは無制限とされ、また自分自身へのエントリと親ディレクトリへのエントリが必要になる。

【0084】図18に、或るルートディレクトリ内にファイル「DIR1」（属性＝ディレクトリ：つまりサブディレクトリ）があり、さらにその中にファイル「DIR2」（属性＝ディレクトリ：つまりサブディレクトリ）があり、さらにその中にファイル「FILE」が存在する場合の構造例を示している。つまりルートディレクトリの領域には、サブディレクトリであるファイル「DIR1」としての先頭クラスタ番号が示され、上述したFATにより、クラスタX、Y、Zがリンクされている状態となる。この図からわかるように、サブディレクトリ「DIR1」「DIR2」についてはファイルとして扱われてFATのリンクに組み込まれる。

【0085】6. メモリカードと情報処理装置のインターフェース

図19により、メモリカード70と情報処理装置1のメモリカードインターフェース28の間のシリアルインターフェースシステム構成を説明する。メモリカード70内のコントロールIC80は、図19に示すようにフラッシュメモリコントローラ80a、レジスタ80b、ページバッファ80c、シリアルインターフェース80dとしての各ブロックを有するものとなっている。

【0086】フラッシュメモリコントローラ80aは、レジスタ80bに設定されたパラメータに基づいて、フラッシュメモリ81とページバッファ80cの間でのデータ転送を行う。そしてページバッファ80cにバッファリングされたデータはシリアルインターフェース80dを介して情報処理装置1のメモリカードインターフェース28側に転送され、また情報処理装置1のメモリカードインターフェース28から転送されてきたデータはシリアルインターフェース80dを介してページバッファ10cにバッファリングされる。

【0087】メモリカードインターフェース28側では、メモリカード70に対するインターフェース構造として、ファイルマネージャ60、転送プロトコルインタ

ーフェース61、シリアルインターフェース62を有する。ファイルマネージャ60はメモリカード70のファイル管理を行う。例えば本例のシステムではメモリカード70内にはメインデータファイルの管理のための管理ファイルが記憶されているが、情報処理装置1は装填されたメモリカード70から管理ファイルをよみこんでCPU22がファイルマネージャ60を形成することになる。メモリカード70へのアクセスはファイルマネージャ60に従って実行される。転送プロトコルインターフェース61は、レジスタ80b、ページバッファ80cへのアクセスを実行する。シリアルインターフェース62は、メモリカード70との間の3つの信号線、即ちSCLK（シリアルクロック）、BS（バスステイト）、SDIO（シリアルデータ入出力）において、任意のデータ転送を行うためのプロトコルを規定する。

【0088】以上の構成における各部の動作により、情報処理装置1によるメモリカード70（フラッシュメモリ81）に対する読出アクセス／書込アクセスが実行される。

【0089】7. 複数メモリカードへのアクセスための管理構造

以下、情報処理装置1によりメモリカード70に対してファイル（データベース）を記録する際の処理について説明していく。本例の場合、上述したように2つのメモリカード70が同時に装填可能であり、従って、以下の例は2つのメモリカード（70A、70Bとする）が同時に装着された状態での処理を説明していく。なお、メモリカード70に対して記録再生されるファイルとは、例えば実行ファイル（リソースデータベース）や、データファイル（データベースデータベース）のことである。

【0090】図20は2つのメモリカード70A、70Bに対するアクセス管理構造を示している。FATシステム90は図7で説明したファイル管理処理層に相当する。論理－物理アドレス処理機能91は、図7の論理アドレス層、物理アドレス層に相当する。このFATシステム90及び論理－物理アドレス処理機能91により、上述したようにFATによるファイル管理、論理－物理アドレス変換、さらには図12で説明した論理／物理アドレス変換テーブルの処理が行われる。ドライバ92A、92Bは、それぞれメモリカード70A、70Bに対するドライバであり、図7のフラッシュメモリアクセス層に相当する。これらの構造は、CPU22及びメモリカードインターフェース28の機能により実現される。

【0091】上述したようにメモリカード70には、FATが記録され、記録されるファイルはFATに管理される。そして情報処理装置1では、メモリカード70に記録されたFATを読み出して参照し、また同じくメモリカード70に記録されている論理／物理アドレス変換

テーブルを参照してアクセス処理を実行する。

【0092】ここで本例の場合、2つのメモリカード70A、70Bが一对となって使用されるとすると、各メモリカード70A、70Bには、図21のようなFATが記録されているものとなる。まずメモリカード70A、70Bは、それぞれデータ記録領域として物理アドレスP0～P999の1000ブロックの領域を有するものとして説明すると、図21に示すように、それぞれデータ記録領域における各ブロックに物理アドレスP0～P999が割り振られていることになる。ここで、メモリカード70A、70BのFATは、それぞれ領域Aとして論理アドレスL0～L999に対応するFAT空間と、領域Bとして論理アドレスL1000～L1999に対応するFAT空間を有するものとされる。

【0093】そして、メモリカード70AにおけるFATでは、領域Aの論理アドレスL0～L999の空間では、自己（メモリカード70）の物理アドレスP0～P999についてのブロックリンク構造が管理され、一方領域Bの論理アドレスL1000～L1999の空間では、メモリカード70B側の物理アドレスP0～P999についてのブロックリンク構造が管理されている。また、メモリカード70BにおけるFATでは、領域Aの論理アドレスL0～L999の空間では、メモリカード70A側の物理アドレスP0～P999についてのブロックリンク構造が管理され、一方領域Bの論理アドレスL1000～L1999の空間では、自己（メモリカード70B）の物理アドレスP0～P999についてのブロックリンク構造が管理されている。つまり図21において斜線部で示す空間は、他方のメモリカードについてのFAT空間とされる。

【0094】このようなメモリカード70A、70Bが装着された場合、情報処理装置1側、つまりFATシステム90では、メモリカード70A又は70BのFATを読み込むことで、図21に示すようにメモリカード70A、70Bと同一のFATを有するものとなる。ここにおいて、FATシステム90は、メモリカード70A、70Bのそれぞれの物理アドレスP0～P999を、論理アドレスL0～L1999として一括して管理する状態となる。換言すれば、FATシステム90は、メモリカード70A、70Bの2つを論理アドレスL0～L1999により一元管理し、1つの記録媒体として扱う状態となる。

【0095】このような状態とされた図20の構造によれば、FATシステム90は、まずメモリカード70A、70Bを論理アドレスL0～L1999による1つの記録媒体として扱って、ファイルの記録再生を行う。FATシステム90によれば、記録又は再生のためにアクセスするブロック、つまり複数の論理アドレスが付されたブロックとしての1つのファイルデータは、物理アドレスのリンクとして把握できる。この場合、仮想的に

論理アドレスL0～L1999は、FAT上で、物理アドレスP0～P1999の範囲内の或るアドレス値として対応される。

【0096】FATシステム90はアクセスすべきブロックアドレスをL0～L1999の範囲の論理アドレスのリンクとして論理-物理アドレス処理機能91に受け渡すが、論理-物理アドレス処理機能91では、その論理アドレス値に応じて物理アドレスに変換する。基本的には上述したように論理/物理アドレス変換テーブルを参照してアドレス変換を行うものであるが、特にこの場合はそれに加えて、受け渡された論理アドレスの値がL0～L999の範囲内であれば、メモリカード70A側の物理アドレスP0～P999の範囲内において、アドレス変換を行ない、また受け渡された論理アドレスの値がL1000～L1999の範囲内であれば、メモリカード70B側の物理アドレスP0～P999の範囲内において、アドレス変換を行なう。つまり、L1000～L1999の範囲の論理アドレスから仮想的にとらえられる物理アドレスは、メモリカード70B側の物理アドレスP0～P999についてオフセットが付加されているとみることできる。

【0097】このような管理構造によれば、システム側は、あくまでも1つのファイルを論理アドレスL0～L1999の範囲により把握することができる。そしてそのようなファイルについてのアクセスの際は、メモリカード70Aの物理アドレスL0～L999と、メモリカード70Bの物理アドレスL0～L999が、重複することなく用いられる。（つまりメモリカード70Bの物理アドレスがL1000～L1999と仮想的に扱われることで、重複が避けられる。）従って2つのメモリカード70A、70Bを、1つの大容量の記録媒体としてシームレスに扱うことができる。

【0098】8. メモリカードへのアクセス処理例1
以上のようなアクセス管理構造化において実行される記録/再生アクセス処理例を図22で説明する。図22は、或るファイルの記録/再生の際のアクセス処理のフローチャートである。ステップF101のファイルオープンは、例えばメモリカード70に記録するファイルについてのファイルオープン、もしくは或るファイルについてのメモリカード70から読み出し要求の発生の意味である。

【0099】記録又は再生のためのアクセスが開始されると、ステップF102でファイルを構成する1ブロック毎に、FATシステム90によってFAT参照処理が行われる。つまり再生時であれば、FATによるリンクをたどることでファイルを構成する各ブロックの論理アドレスが判別されていく。記録時であれば、FATから未記録ブロックが検出されていく。そしてFATから求められた1ブロック毎に、論理/物理アドレス変換テーブルに基づいて物理アドレスに変換されて記録媒体に対

する記録再生アクセスが行われることになるが、まず論理—物理アドレス処理機能91による処理としてステップF103で、FATシステム90から受け渡された1つの論理アドレスがL0～L999の範囲内であるか否かを判別する。そしてその範囲内であればステップF104で、その論理アドレスは、メモリカード70Aの物理アドレスに変換されるものと判断し、メモリカード70A側の論理／物理アドレス変換テーブルに基づいて物理アドレス（P0～P999のいずれか）に変換して、ドライバ92Aによりメモリカード70Aへのアクセスを実行させる。一方、FATシステム90から受け渡された論理アドレスがL0～L999の範囲内でない場合、つまりL1000～L1999の範囲内であった場合は、ステップF105で、その論理アドレスは、メモリカード70Bの物理アドレスに変換されるものと判断し、メモリカード70B側の論理／物理アドレス変換テーブルに基づいて物理アドレス（P0～P999のいずれか）に変換して、ドライバ92Bによりメモリカード70Bへのアクセスを実行させる。

【0100】なお、次のステップF106、F107は記録時の場合を示しており、再生時にはこれらの処理は行われない。記録時には、ステップF104又はF105により記録アクセスを行なったことに伴って、ステップF106、F107でアドレス変換テーブル及びFATの更新を行う。つまりメモリカード70A、70B上及びシステム上のFAT及びアドレス変換テーブルを書き換える。

【0101】これらの更新処理が必要なのは、ブロックデータの書き込みには、FAT上の未使用の論理アドレスを割り当てて使用し、メモリカード上ではこの論理アドレスに対応した物理アドレスが使用されるためである。つまり、1つのブロックの記録に応じてFAT上のある未使用領域が割り当てられ、その論理アドレスに対応させて未使用の物理アドレスをアドレス変換テーブル上で割り当てるためである。

【0102】ステップF108において、ファイルの記録又は再生のためのアクセスが終了と判断されなければ、ステップF102に戻って同様の処理を行う。つまりFATから判別される次の論理アドレスに基づいて、メモリカード70A又は70Bの物理アドレスに変換され、アクセスされる。1つのファイルを構成する全ブロックの書込又は読み出しが終了したら、ステップF108からF109に進み、ファイルクローズを行って処理を終える。

【0103】以上のような処理により、本例の場合は2つのメモリカード70A、70Bが1つの大容量記録媒体として扱われることになり、例えば図23に例を挙げるとようにファイルが格納されることができる。

【0104】図23（a）は、メモリカード70A、70Bがシームレスに扱われて、ファイルFL1、FL

2、FL3、FL4が順に記録されていったような場合である。ここでファイルFL3の記録の際にはメモリカード70A側では容量が不足したが、続いてメモリカード70Bに記録されることで、記録が完結されたものとなっている。つまりファイルFL3は、ファイル構成部分FL3（1）、FL3（2）に分かれて記録されるが、システムからは記録媒体上で通常に記録されたものと認識できる。

【0105】図23（b）は、ファイルFL1、FL2、FL3、FL4がそれぞれメモリカード70A、70B上で各種の領域に記録されている状態を示している。ここでファイルFL1、FL2は、それぞれファイル構成部分FL1（1）、FL1（2）及びファイル構成部分FL2（1）、FL2（2）として、メモリカード70A、70Bに分かれて記録されている。ところがシステムからは1つの記録媒体上で物理的に不連続に記録されたものと認識できる。従って、ファイルの記録、消去、分割編集、連結編集などによってメモリカード70A、70B間でどのような状態となっても、論理アドレスによって通常に管理できる。例えばメモリカード70Aに記録されたファイルと、メモリカード70Bに記録されたファイルを連結して1つのファイルとすることなども可能である。

【0106】もちろんこれら以外にもファイル記録状態の例は各種発生する。例えば1つの巨大容量のファイルがメモリカード70A、70Bにまたがって記録されるようなことも可能となる。

【0107】9. メモリカードへのアクセス処理例2
図24はアクセス処理例2としての、或るファイルの記録の際のアクセス処理のフローチャートである。ステップF201では、メモリカード70に記録するファイルについてのファイルオープンを行う。ここでステップF202で、記録しようとするファイルのサイズを確認する。そしてステップF203で、ファイルのサイズから、メモリカード70A、70Bのうちのどちらに対して記録を行うかを決定する。これは、ファイルのサイズとメモリカード70A、70Bのそれぞれの記録可能容量を比較し、記録しようとするファイルに対して十分な容量を備えている方を記録アクセスの対象となるメモリカードを設定する処理である。

【0108】記録アクセス対象のメモリカードを決定したら、ステップF204以降の処理に進むが、ステップF204～F211の処理は、基本的には上述した図22のステップF102～F109の処理と同様である。但し、ステップF204ではFATシステム90から記録可能なブロックの論理アドレスを順次探していくことになるが、このときは、記録対象がメモリカード70Aであれば、論理アドレスL0～L999の範囲で記録先となるブロックを探し、一方、記録対象がメモリカード70Bであれば、論理アドレスL1000～L1999

の範囲で記録先となるブロックを探す。そしてステップF205では、設定された記録先に応じて処理を分岐する。即ち記録先がメモ리카ード70AであればステップF206に、記録先がメモ리카ード70BであればステップF207に進む。ただ、基本的にはステップF204で、記録を行うブロックの論理アドレスは、記録先がメモ리카ード70Aであれば論理アドレスL0～L999の範囲で発生され、記録先がメモ리카ード70Bであれば論理アドレスL1000～L1999の範囲で発生されるものであるため、その論理アドレス値に応じて処理を分岐すればよく、その意味で、ステップF205の処理は図22のステップF103と全く同様とすることができる。但し動作的には、図22の場合は1つのファイルの記録に際してブロック毎に処理の分岐先が異なる場合があり得ることに比べて、この図24の場合は、1つのファイルの記録期間において処理の分岐先が変化することはない。つまり、例えばステップF203で記録先がメモ리카ード70Aと設定された場合は、そのファイルの記録中は常にステップF206に進むものとなる。

【0109】ステップF206又はF207、及びステップF208～F211については、図22と同様の処理となる。

【0110】このような図24の処理例によれば、1つのファイルは必ず一方のメモ리카ード内に記録され、2つのメモ리카ード70A、70Bにまたがって記録されることはない。従って、メモ리카ード70A、70Bに記録されるファイルは、例えば図25のような状態となる。この図25では、ファイルFL1、FL2、FL3はメモ리카ード70Aが記録先として処理されたもので、特にファイルFL1はファイル構成部分FL1

(1)、FL1(2)、FL1(3)に分かれているが、すべてメモ리카ード70A上に記録された状態となる。またファイルFL4、FL5(FL5(1)及びFL5(2))は、メモ리카ード70Bが記録先として処理されたもので、これらはすべてメモ리카ード70B上に記録された状態となる。

【0111】このように、1つのファイルは、一方のメモ리카ード内で完結するように記録されるものとなる。従って、メモ리카ード70A、70Bは、その2つが1つの大容量の記録媒体として扱われることは同様であるが、1つのファイルは分散されないことで、例えば一方のメモ리카ードが装着されている状態でも、記録されたファイルを適正に読み出すことができるようになる。また、ユーザーによるメモ리카ード70の自体の管理、保管にも好適である。

【0112】なお図24の処理においてステップF203の記録先の設定方式は、実際には多様に考えられる。上記の説明では、記録しようとするファイルのサイズからみて記録可能な方を選択するとしたが、実際には両方

のメモ리카ードが記録可能な状態(残り容量が十分にある状態)である場合や、両方のメモ리카ードが記録不可能な状態にある場合、或いは、2つのメモ리카ードを使用すれば記録可能となる状態や、2つのメモ리카ードをあわせても容量が足りない状態などが発生する場合がある。そこで、基本的には上述のように、残り容量として一方のメモ리카ードが記録可能で他方が記録不能である場合は、記録可能な方を記録先として設定することになるが、両方が記録可能である場合は、優先設定やユーザー選択によるものとしてもよい。即ち2つのメモリスロット7の一方、或いは対として使用されると決められた2つのメモ리카ードの一方を優先記録側として予め設定しておき、どちらでも記録できる場合は、優先設定側を記録先として設定する。或いはユーザーインターフェースにより記録先の選択を求めるものである。

【0113】また、どちらのメモ리카ードも記録不能であった場合は、ファイル記録不能としてエラー処理を行い、ファイル記録シーケンスを終了させることが考えられるが、もし2つのメモ리카ードへの分散記録を行えば記録可能という場合は、分散記録が実行されるように処理を選択してもよい。なおその際には、ユーザーに分散記録の許諾操作が必要であるとしてもよい。

【0114】以上、実施の形態としての情報処理装置の構成、記録媒体の例、記録再生アクセス時の処理等を説明してきたが、本発明はこれらの例に限定されることなく、各種の変形例が考えられ、また本発明を適用できる装置は、多岐にわたるものである。

【0115】

【発明の効果】以上の説明から理解されるように本発明によれば、記録領域に対して物理アドレスが付されている複数の記録媒体に対して、1つの論理アドレス体系で共通管理するようにし、また論理アドレス体系を参照して記録媒体へのアクセスを行う際に、アクセス目的となる論理アドレスの値から複数の記録媒体のうちのアクセス対象記録媒体を判別して、アクセス目的となる論理アドレスをアクセス対象記録媒体の物理アドレスに変換し、その変換された物理アドレスにより上記アクセス対象記録媒体に対してアクセスするようにしている。このため複数の記録媒体を一つの大きな容量の記録媒体として使用でき、複数の記録媒体に対して自由度の高い記録再生アクセスを実現できる。例えば複数の記録媒体をシームレスに扱うことが可能となる。またファイル記録時において、記録するファイルのサイズにより、複数の記録媒体のうちでアクセス対象記録媒体を設定することで、記録ファイルとして好適なように、例えば一つのファイルが複数の記録媒体に分散して記録されないようにするなどの記録動作も実現可能となる。

【図面の簡単な説明】

【図1】本発明の実施の形態の情報処理装置の平面図、右側面図、左側面図、上面図である。

【図2】実施の形態の情報処理装置のブロック図である。

【図3】実施の形態の情報処理装置のOS構造の説明図である。

【図4】実施の形態の情報処理装置で扱うデータベース構造の説明図である。

【図5】実施の形態のメモリカードの外形形状を示す平面図、正面図、側面図、底面図である。

【図6】実施の形態のメモリカードの内部構造の説明図である。

【図7】実施の形態のファイルシステム処理階層の説明図である。

【図8】実施の形態のメモリカードの物理的データ構造の説明図である。

【図9】実施の形態のメモリカードの管理フラグの説明図である。

【図10】実施の形態のメモリカードにおけるデータ更新処理と物理アドレス及び論理アドレスの概念の説明図である。

【図11】実施の形態の論理-物理アドレス変換テーブルの管理形態の説明図である。

【図12】実施の形態の論理-物理アドレス変換テーブルの構造の説明図である。

【図13】実施の形態のメモリカードのフラッシュメモリ容量/ブロック数/1ブロックの容量/1ページの容量/論理-物理アドレス変換テーブルのサイズの関係の説明図である。

【図14】実施の形態のメモリカードのディレクトリ構造の説明図である。

【図15】FAT構造の説明図である。

【図16】FATによるクラスタ管理形態の説明図である。

【図17】ディレクトリの内容の説明図である。

【図18】サブディレクトリ及びファイルの格納形態の説明図である。

【図19】実施の形態の情報処理装置とメモリカードのインターフェース構成の説明図である。

【図20】実施の形態の情報処理装置の複数のメモリカードへのアクセス管理構造の説明図である。

【図21】実施の形態の複数のメモリカードについてのFAT構造の説明図である。

【図22】実施の形態のメモリカードへの記録再生アクセス処理のフローチャートである。

【図23】実施の形態の複数のメモリカードに記録されるファイル例の説明図である。


【図24】実施の形態のメモリカードへの記録アクセス処理のフローチャートである。

【図25】実施の形態の複数のメモリカードに記録されるファイル例の説明図である。


【符号の説明】

1 情報処理装置、2 表示部、3a、3b、3c 操作子、4 スピーカ、5 マイクロホン、6 撮像部、7 メモリスロット、8 IEEE1394端子、9 USB端子、10 ヘッドホン端子、11 ライン入力端子、12 ライン出力端子、21 システムコントローラ、22 CPU、23 フラッシュROM、24 D-RAM、25 USBインターフェース、26 IEEE1394インターフェース、27 表示制御部、28 メモリカードインターフェース、29 オーディオインターフェース、70 メモリカード

【図1】




【図7】




ファイルシステム処理階層


【図2】



【図3】



【図4】




【図17】


ファイル名1本分のディレクトリの構造。() はバイト数。

ファイル名(8)	拡張子(3)	属性(1)	リザーブ(10)	時刻(2)	日付(2)	先頭クラス(2)	サイズ(4)
----------	--------	-------	----------	-------	-------	----------	--------


【図5】




【図25】




【図6】



【図10】



【図8】




【図9】

管理フラグ

ビット	定義
7	リザーブ
6	リザーブ
5	アクセス許可 (1:free 0:Read Protected)
4	コピー禁止指定 (1:OK 0:NG)
3	変換テーブルフラグ (1:無効 0:テーブルブロック) * 最終セグメントのみ有効
2	システムフラグ (1:ユーザブロック 0:ブートブロック)
1	リザーブ
0	リザーブ

【図15】

FAT構造概要




【図11】

物理アドレス (2Byte)	論理アドレス (2Byte)	
0x00	0x03	←論理アドレス 0x0000
0x00	0x04	←論理アドレス 0x0001
0x00	0x04	←論理アドレス 0x0002
0x00	0x05	←論理アドレス 0x0003
0x01	0xA8	←論理アドレス 0x0004
0x00	0x06	←論理アドレス 0x0005

論理アドレス順に、対応する物理アドレスを格納する。

【図12】

論理／物理アドレス変換テーブル



【図13】

フラッシュメモリ 容量	ブロック数	1ブロックの 容量	1ページの 容量	論理／物理アドレス 変換テーブルサイズ
4MB	512 (1セグメント)	8KB (16page)	(512+16) B	1KB (2page)
8MB	1024 (2セグメント)	8KB (16page)	(512+16) B	2KB (4page)
16MB	2048 (4セグメント)	8KB (16page)	(512+16) B	4KB (8page)
	1024 (2セグメント)	16KB (32page)	(512+16) B	2KB (4page)
32MB	2048 (4セグメント)	16KB (32page)	(512+16) B	4KB (8page)
64MB	4096 (8セグメント)	16KB (32page)	(512+16) B	8KB (16page)
128MB	8192 (16セグメント)	16KB (32page)	(512+16) B	16KB (32page)


【図14】

ディレクトリの構成

ROOT	VOICE	音声用ディレクトリ
	DLIM	静止画用ディレクトリ
	MOxxxxnn	動画用ディレクトリ
	CONTROL	制御用ディレクトリ
	HIFI	音楽用ディレクトリ
	PM	情報処理装置用ディレクトリ


【図16】

FAT概念図




【図18】


ファイル≠DIR1≠DIR2≠FILEの配置




【図20】




【図19】




【図21】



【図22】



【図23】



【図24】

